AMD lanza Mini-ISP, un procesador de imagen soft-core de código abierto para FPGAs

Mini-ISP se presenta como un procesador de señal de imagen (ISP) de núcleo blando y código abierto, implementado íntegramente en lógica programable (PL) mediante Verilog RTL y optimizado para FPGAs de AMD. Su concepción busca una alta eficiencia en términos de rendimiento de flujo y latencia, con un consumo mínimo de recursos de PL.

Un ISP es fundamental para convertir los datos brutos de un sensor de imagen en una imagen utilizable, gestionando tareas como la corrección del nivel de negro, la corrección de color y el manejo de gamma. Aunque algunas FPGAs de AMD ya incorporan bloques ISP de hardware, Mini-ISP se ofrece como una solución para aquellos dispositivos que carecen de esta capacidad.

Según Timor Knudsen de AMD, el proyecto incluye un marco de trabajo en Python para prototipado de algoritmos, simulación y bancos de pruebas. Si bien el desarrollo está en curso para implementar funcionalidades adicionales —como el mapeo de tonos, la corrección de píxeles defectuosos y el ajuste automático de exposición y balance de blancos—, la herramienta es funcional en dispositivos FPGA AMD UltraScale+ y posteriores.

La eficiencia en el uso de recursos conlleva ciertas compensaciones. Knudsen señala que "no todos los algoritmos de procesamiento de imagen son adecuados para una implementación de hardware de streaming eficiente en recursos". Por ello, Mini-ISP prioriza algoritmos de menor complejidad, lo que podría implicar una calidad de imagen más modesta, aunque aceptable para la mayoría de las aplicaciones. El código fuente y su marco de Python están disponibles en GitHub bajo la licencia permisiva MIT.